PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-150890

(43) Date of publication of application: 30.05.2000

(51)Int.Cl.

H01L 29/786

H01L 21/336 H01L 21/20

(21)Application number : **10-320493**

(71)Applicant : SEIKO EPSON CORP

(22) Date of filing:

11.11.1998


(72)Inventor: TAKENAKA SATOSHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device that improves oncurrent characteristics, and at the same time compresses variations even when a TFT is formed by a semiconductor film where an amorphous semiconductor film is polycrystallized.

SOLUTION: A semiconductor film 100 consisting of an amorphous silicon film is formed by a low-temperature process on a substrate 50 made of glass or the like, laser annealing is made, and the semiconductor film 100 is polycrystallized (crystallization process). Then, the substrate 50 is loaded into a heat treatment oven, the semiconductor film 100 is subjected to heat treatment in a high-temperature atmosphere of 400°C-600°C (heat



treatment process), and dangling bond that remains on the semiconductor film 100 is eliminated. Then, the semiconductor film 100 is used as an active layer for forming a TFT.

LEGAL STATUS

[Date of request for examination]

11.09.2003

[Date of sending the examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-150890

(P2000-150890A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	29/786		H01L	29/78	627G	5 F 0 5 2
	21/336			21/20		5 F 1 1 0
	21/20			29/78	627F	


		審査請求	未請求 請求項の数8 OL (全 11 頁)		
(21)出願番号	特願平10-320493	(71)出顧人	000002369 セイコーエプソン株式会社		
(22)出顧日	平成10年11月11日(1998.11.11)	(72)発明者	東京都新宿区西新宿2丁目4番1号 竹中 敏 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内		
		(74)代理人			
	·		最終頁に続く		

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 非晶質の半導体膜を多結晶化させた半導体膜 からTFTを形成した場合でも、オン電流特性をさらに 向上させることができ、かつ、そのばらつきを圧縮する ことのできる半導体装置の製造方法を提供すること。

【解決手段】 ガラス製等の基板50上に低温プロセス で非晶質シリコン膜からなる半導体膜100を形成した 後、レーザアニールを施して半導体膜100を多結晶化 させる(結晶化工程)。次に、基板20を熱処理炉に入 れて、半導体膜100に対して温度が400℃~600 ℃の高温雰囲気中での熱処理を行い (熱処理工程)、半 導体膜100に残るダングリングボンドを除去する。そ して、この半導体膜100を能動層として用いてTFT を形成する。



【特許請求の範囲】

【請求項1】 基板上に非晶質の半導体膜を形成する成 膜工程と、該成膜工程により形成した非晶質の半導体膜 を多結晶化させる結晶化工程と、該結晶化工程を行った 後の前記半導体膜に対して高温雰囲気中で熱処理を施し て当該半導体膜に残るダングリングボンドを除去する熱 処理工程と、該熱処理工程を行った前記半導体膜を用い て薄膜トランジスタを形成するトランジスタ形成工程と を有することを特徴とする半導体装置の製造方法。

【請求項2】 請求項1において、前記結晶化工程は、 前記半導体膜に対するレーザアニール、電子ビームアニ ール、およびランプアニールのうちのいずれかのアニー ル処理であることを特徴とする半導体装置の製造方法。

【請求項3】 請求項1または2において、前記熱処理 工程では、熱処理温度を400℃以上かつ500℃未満 に設定し、処理時間を3時間以上とすることを特徴とす る半導体装置の製造方法。

【請求項4】 請求項1または2において、前記熱処理 工程では、熱処理温度を500℃以上かつ600℃未満 ことを特徴とする半導体装置の製造方法。

【請求項5】 請求項1または2において、前記熱処理 工程では、熱処理温度を600℃以上に設定し、処理時 間を1時間未満とすることを特徴とする半導体装置の製 造方法。

【請求項6】 請求項3ないし5のいずれかにおいて、 前記熱処理工程を行った前記半導体膜を用いて同一基板 上にN型の薄膜トランジスタおよびP型の薄膜トランジ スタを形成することを特徴とする半導体装置の製造方 法。

【請求項7】 請求項1ないし6のいずれかにおいて、 前記熱処理工程を非酸化性ガス雰囲気中で行うことを特 徴とする半導体装置の製造方法。

【請求項8】 請求項7において、前記熱処理工程を窒 素ガス、アルゴンガス、ヘリウムガス、水素ガス、ある いはこれらのガスの混合ガスの雰囲気中で行うことを特 徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、非晶質の半導体膜 40 に対してレーザアニールなどの結晶化処理を施して得た 多結晶性の半導体膜を能動層として用いた薄膜トランジ スタ (以下、TFTという。)を備える半導体装置に関 するものである。

[0002]

【従来の技術】TFTを備える各種の半導体装置のう ち、TFTを液晶表示装置のアクティブ素子等として用 いた装置を製造するにあたっては、石英基板に代えて、 安価なガラス基板を使用できるように低温プロセスが採 用されつつある。低温プロセスとは、一般に、工程の最 50 TFTを製造できるので、オン電流が大きいTFTを製

高温度(基板全体が同時に上がる最高温度)が約600 ℃程度未満 (好ましくは500℃未満)であるのに対し て、高温プロセスとは工程の最高温度(基板全体が同時 に上がる最高温度)が800℃程度以上になるものであ り、シリコンの熱酸化等といった700℃~1200℃ の高温の工程を行うものである。

【0003】但し、低温プロセスでは、基板の上に多結 晶性の半導体膜を直接、形成するのは不可能であるた め、プラズマCVD法あるいは低圧CVD法を用いて非 10 晶質の半導体膜を形成した後、この半導体膜を結晶化す る必要がある。この結晶化の方法としては、たとえばS PC法 (Solid Phase Crystallization) やRTA法 (Rapid Thermal Annealing) などといった手法がある が、XeCIを用いたエキシマレーザービームを照射す ることによるレーザアニール (ELA: Excimer Laser Annealing) によればガラス基板温度の上昇が抑えら れ、かつ、大粒径の多結晶Siが得られるため、最近で は主流になりつつある。

【0004】このレーザアニール法を用いた多結晶性の に設定し、処理時間を1時間以上かつ3時間未満とする 20 半導体膜の製造方法では、まず、10(A)に示すよう に、ガラス製等の基板50を準備した後、図10(B) に示すように、基板30の全面にシリコン酸化膜からな る下地保護膜51をプラズマCVD法により形成する。 次に、基板温度が約150℃から約450℃の温度条件 下で基板30の全面に非晶質シリコン(非晶質)の半導 体膜100をプラズマCVD法などの方法により形成す る。次に、図10(C)に示すように、半導体膜100 に対してレーザ光を照射してレーザアニール(結晶化工 程)を施す。このレーザアニール工程では、たとえば、 30 図4に示すように、レーザ光の照射領域LがX方向に長 いラインビームLOを半導体膜100に照射し、その照 射領域LをY方向にずらしていく。その結果、非晶質の 半導体膜100は一度溶融し、冷却固化過程を経て多結 晶化する。この際には、各領域へのレーザ光の照射時間 が非常に短時間であり、かつ、照射領域しが基板全体に 対して局所的であるため、基板50全体が同時に高温に 熱せられることがない。

> 【0005】次に、図10(D)に示すように、多結晶 化した半導体膜100をフォトリソグラフィ技術を用い て島状にパターニングした後、その表面にゲート絶縁膜 12、22、32、およびゲート電極14、24、34 を順次形成するなど、周知のTFT製造工程を行う。こ こで、図10(D)に示す3つの島状の半導体膜100 は、それぞれ液晶表示装置のアクティブマトリクス基板 上に形成される駆動回路用のP型のTFT、駆動回路用 のN型のTFT、および画素スイッチング用のN型のT FTを形成するための半導体膜である。

【0006】このようにしてTFTを製造すれば、低温 プロセスでありながら、多結晶性の半導体膜100から 造できる。

[0007]

【発明が解決しようとする課題】このように、レーザアニールによって非晶質から多結晶化させた半導体膜100を用いたTFTは、比較的大きなオン電流が得られる傾向にはあるものの、TFTに対しては、さらなるオン電流特性の向上が一層望まれている。しかしながら、従来の製造方法ではこのような要求に対応できないという問題点がある。また、レーザアニールによって非晶質から多結晶化させた半導体膜100を用いたTFTは、T10ることができる。FT毎にオン電流の値がばらつきが大きいという問題点はある。

と、該熱処理工程を形成するトランである。

【0012】本発工程を行った後に導体膜中のダンク流特性などが良好ることができる。
「10013】ここもある。

【0008】このような問題点を解消するために、本願発明者は、半導体膜100の結晶化度をさらに高めることを検討したきたが、結晶化度をこれ以上、高めたとしても、オン電流特性をこれ以上、向上させるのが困難であり、また、結晶化度を高めてもオン電流のばらつきを解消するには至っていない。

【0009】以上の問題点に鑑みて、本発明の課題は、 非晶質の半導体膜を多結晶化させた半導体膜からTFT を形成した場合でも、オン電流特性をさらに向上させる ことができ、かつ、そのばらつきを圧縮することのでき る半導体装置の製造方法を提供することにある。

[0010]

【課題を解決するための手段】このような背景のもと、 本願発明者は、繰り返し行った実験から、非晶質の半導 体膜をレーザアニールなどの方法で多結晶化させた半導 体膜中には、結晶粒界にダングリングボンドが多数、存 在し、このダングリングボンドに起因するトラップ準位 がTFTのオン電流特性のこれ以上の向上を妨げ、か つ、そのばらつきの要因になっているという新たな知見 を得た。また、図4を参照して説明したレーザアニール 工程においては、レーザ光の照射領域LをY方向にずら していくので、半導体膜100の全面にレーザ光が照射 されるものの、レーザ光の照射領域しの端部分にはダン グリングボンドが発生しやすいという新たな知見も得 た。さらに、このような傾向は、レーザアニールに限ら ず、電子ビームアニールおよびランプアニールなど、半 導体膜を部分的にアニールし、かつ、そのアニール領域 をずらしていくアニール方法(結晶化処理)でも同様で 40 あるという新たな知見を得た。さらにまた、本願発明者 は、繰り返し行った実験から、このようなダングリング ボンド減少、除去するには、レーザアニール後に半導体 膜全体を一括して熱処理する方法が効果的であるという 新たな知見も得た。

【0011】そこで、本発明では、上記課題を解決する ために、TFTを用いた半導体装置の製造方法におい て、基板上に非晶質の半導体膜を形成する成膜工程と、 該成膜工程により形成した非晶質の半導体膜を多結晶化 させる結晶化工程と、該結晶化工程を行った後の前記半 50

導体膜に対して高温雰囲気中で熱処理を施して当該半導体膜に残るダングリングボンドを除去する熱処理工程と、該熱処理工程を行った前記半導体膜を用いてTFTを形成するトランジスタ形成工程とを行うことを特徴とする。

【0012】本発明では、レーザアニールなどの結晶化工程を行った後に半導体膜全体を一括して熱処理して半導体膜中のダングリングボンドを除去するので、オン電流特性などが良好なTFTを備えた半導体装置を製造することができる。

【0013】ここで、前記結晶化工程は、たとえば、前記半導体膜に対するレーザアニール、電子ビームアニール、およびランプアニールである。

【0014】また、前記熱処理工程において熱処理温度 を400℃以上かつ500℃未満に設定した場合には、 処理時間を3時間以上とすることが好ましい。さらに、 前記熱処理工程において熱処理温度を500℃以上かつ 600℃未満に設定した場合には、処理時間を1時間以 上かつ3時間未満とすることが好ましい。さらにまた、 前記熱処理工程において熱処理温度を600℃以上に設 定し、処理時間を1時間未満とすることが好ましい。 【0015】このような熱処理条件は、前記熱処理工程 を行った前記半導体膜を用いて同一基板上にN型のTF TおよびP型のTFTを形成する場合に効果的である。 すなわち、結晶化工程後に行う熱処理工程の条件がTF Tの特性に及ぼす影響は、N型のTFTを形成する場合 と、P型のTFTを形成する場合との間で相違するた め、双方のTFTにおいて特性向上を図ることのできる 熱処理条件で行うことが好ましい。 たとえば、熱処理温 30 度を600℃以上とした場合には、P型のTFTでは、 処理時間を17時間位に設定しても、オン電流特性が向 上するのに対して、N型のTFTでは、処理時間を17 時間位に設定すると、処理時間が1時間の場合に比較し て、オン電流特性が低下するからである。

【0016】このような前記熱処理工程は、窒素ガス雰囲気中、アルゴンガス雰囲気中、ヘリウムガス雰囲気中、水素ガス雰囲気中、あるいはこれらのガスの混合ガス雰囲気中など、非酸化性雰囲気中で行うことにより、半導体装置の表面に、ゲート絶縁膜としては膜質が好ましくない酸化膜が形成されることを防止することが好ましい。

[0017]

【発明の実施の形態】図面を参照して、本発明の実施の 形態として、本発明を液晶表示装置のアクテティブマト リクス基板上に駆動回路用のP型のTFT、駆動回路用 のN型のTFT、および画素スイッチング用のN型のT FTを形成する例を説明する。

【0018】 (アクティブマトリクス基板の全体構成) 図1(A)、(B)は、液晶表示装置のアクティブマト リクス基板の構成を模式的に示すブロック図、およびそ の駆動回路を構成するCOMS回路の等価回路図である。図2は、図1に示すアクティブマトリクス基板上に 形成した3種類のTFTの断面図である。

【0019】図1 (A) に示すように、液晶表示装置用 のアクティブマトリクス基板200において、ガラス製 などの透明な基板のうち、略中央領域に相当する画面表 示領域81では、アルミニウム、タンタル、モリブデ ン、チタン、タングステンなどの金属膜、シリサイド 膜、導電性半導体膜などで形成されたデータ線90およ び走査線91に接続した画素用スイッチングのTFT1 0が画素毎に形成され、各画素には、画素スイッチング 用のTFT30を介して画像信号が入力される液晶容量 94 (液晶セル)が形成されている。データ線90に対 しては、シフトレジスタ84、レベルシフタ85、ビデ オライン87、アナログスイッチ86を備えるデータ側 駆動回路60が構成されている。走査線91に対して は、シフトレジスタ88およびレベルシフタ89を備え る走査側駆動回路70が構成されている。なお、各画素 には、走査線91と並行に延びる容量線92との間に保 持容量40が形成され、この保持容量40は、液晶容量 20 94での電荷の保持特性を高める機能を有している。こ の保持容量40は、前段の走査線91との間に形成され ることもある。

【0020】(CMOS回路の基本構成)データ側および走査側の駆動回路60、70では、図1(B)に示すように、N型のTFT10とP型のTFT20とによってCMOS回路が構成されている。このようなCMOS回路は、駆動回路60、70において1段あるいは2段以上でインバータ回路などを構成する。

【0021】(アクティブマトリクス基板上のTFT) 従って、図2に示すように、アクティブマトリクス基板 200では、ガラス製の透明な基板50の表面側には、 駆動回路用のN型のTFT10、駆動回路用のP型のT FT20、および画素スイッチング用のN型のTFT3 Oからなる3種類のTFTが形成されている。このよう なアクティブマトリクス基板200において、基板50 の表面側にはシリコン酸化膜からなる下地保護膜51が 形成され、この下地保護膜51の表面には、島状にパタ ーニングされた多結晶性の半導体膜100が形成されて いる。これらの半導体膜100は、それぞれ、駆動回路 40 用のN型のTFT10、駆動回路用のP型のTFT2 O、および画素スイッチング用のN型のTFT30を形 成するためのもので、各半導体膜100の表面にはゲー ト絶縁膜12、22、32が形成されている。これらの ゲート絶縁膜12、22、32の表面にはゲート電極1 4、24、34がそれぞれ形成され、これらのゲート電 極のうち、画素スイッチング用のN型のTFT30のゲ ート電極34は走査線91 (図1参照。)の一部であ る。また、各半導体膜100には、ゲート電極14、2 4、34に対してゲート絶縁膜12、22、32を介し 50

て対峙する領域にチャネル領域15、25、35が形成されている。これらチャネル領域15、25、35の両側には、ゲート電極14、24、34に対してゲート絶縁膜12、22、32を介して対峙する低濃度ソース・ドレイン領域17、27、37がそれぞれ形成されている。また、低濃度ソース・ドレイン領域17、27、37の両側には、高濃度ソース・ドレイン領域16、26、36がそれぞれ形成され、これらの高濃度ソース・ドレイン領域16、26、36には層間絶縁膜52のコンタクトホールを介してソース電極41、43、ドレイン電極42、データ線90(図1参照。)の一部であるソース電極44、および画素電極45がそれぞれ電気的に接続している。

【0022】このように、本形態では、いずれのTFT 10、20、30もLDD構造を有しているので、オフリーク電流が小さい。このため、コントラスト低下、表示むら、フリッカ、駆動回路の誤動作などを防止でき、表示品位の向上を図ることができる。

【0023】(TFTの製造方法)このような構成のア) クティブマトリクス基板200の製造方法を、図3、図 4、図5を参照して説明する。

【0024】図3および図5はいずれも、本形態のアクティブマトリクス基板200の製造方法を示す工程断面図である。図4は、アクティブマトリクス基板200を製造する際に用いるレーザアニール装置、およびこの装置を用いて行うレーザアニール方法の説明図である。【0025】まず、図3(A)において、超音波洗浄等により清浄化したガラス製等の基板50を準備した後、

基板温度が約150℃から約450℃の温度条件下で、図3(B)に示すように、基板50の全面に厚さが2000オングストローム~5000オングストロームのシリコン酸化膜からなる下地保護膜51をプラズマCVD法により形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやTEOS(テトラエトキシシラン)と酸素、あるいはジシランとアンモニアを用いることができる。

【0026】次に、ガラス製の基板50を熱変形させることなく、基板50上に多結晶性の半導体膜を形成する必要がある。このような制約下で多結晶の半導体膜を形成するには、図3(B)に示すように、基板温度が約150℃から約450℃の温度条件下で基板50の全面に厚さが300オングストローム~700オングストロームの非晶質シリコン膜からなる半導体膜100をプラズマCVD法により形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる(成膜工程)。なお、低温条件下で基板50上に非晶質の半導体膜100を形成する方法としては、プラズマCVD法に代えて、減圧CVD法、EB蒸着法、スパック法などを用いてもよい。

【0027】次に、図3 (C)に示すように、半導体膜

10

20

極形成工程)。

100に対してレーザ光を照射してレーザアニールを施 す(結晶化工程)。

【0028】 この結晶化工程では、 図4に示すように、 レーザアニール装置300において、レーザ光源320 から出射したレーザ光 (エキシマレーザ)を光学系32 5を介して、ステージ310上に載置された基板50に 向けて照射する。この際には、照射領域LがX方向に長 いラインビームLO(たとえば、レーザパルスの繰り返 し周波数が200Hzのラインビーム)を半導体膜10 Oに照射し、その照射領域LをY方向にずらしていく。 ここで、ラインビームLOのビーム長が400mmであ り、その出力強度はたとえば200mJ/cm²であ る。また、レーザ光の照射領域LをY方向にずらしてい く際には、その幅方向におけるレーザ強度のピーク値の 90%に相当する部分が各領域毎に重なるようにライン ビームを走査していく。その結果、非晶質の半導体膜1 00は一度溶融し、冷却固化過程を経て多結晶化する。 この際には、各領域へのレーザ光の照射時間が非常に短 時間であり、かつ、照射領域しが基板全体に対して局所 的であるため、基板50全体が同時に高温に熱せられる ことがない。それ故、基板50として用いたガラス基板 は、石英基板と比較して耐熱性の面で劣るが、熱による 変形や割れ等が生じない。

【0029】次に、図3 (D) に示すように、半導体膜 100に対する結晶化工程を終えた基板20を熱処理炉 に入れて、半導体膜100に対して温度が400℃~6 00℃の高温雰囲気中での熱処理を行う(熱処理工 程)。

【0030】ここで行う熱処理は、半導体膜100の結 晶化を高めるためではなく、半導体膜100に残るダン 30 グングボンドを除去することを目的とする。すなわち、 非晶質の半導体膜100をレーザアニールで多結晶化さ せた後には、結晶粒界にダングリングボンドが多数、存 在し、このダングリングボンドに起因するトラップ準位 がTFTのオン電流特性の向上を妨げ、かつ、そのばら つきの要因となる。また、図4を参照して説明した結晶 化工程においては、レーザ光の照射領域LをY方向にず らしていくので、半導体膜100の全面にレーザ光が照 射されるものの、レーザ光の照射領域しの端部分にはダ ングリングボンドが発生しやすい。そこで、本形態で は、レーザアニール後に半導体膜100全体を一括して 熱処理し、ダングリングボンドを除去する。

【0031】また、本形態において、熱処理工程は、窒 素ガス雰囲気中、アルゴンガス雰囲気中、ヘリウムガス 雰囲気中、水素ガス雰囲気中、あるいはこれらのガスの 混合ガス雰囲気中など、非酸化性雰囲気中で行う。この ため、半導体膜100の表面に、ゲート絶縁膜としては 膜質が好ましくない酸化膜が形成されることを防止する ことができる。

後、この半導体膜100を用いてTFTを形成していく (トランジスタ形成工程)。

【0033】それにはまず、図5(A)に示すように、 多結晶の半導体膜100を島状にパターニングした後、 その表面側に対して、TEOS (テトラエトキシシラ ン)や酸素ガスなどを原料ガスとしてプラズマCVD法 により厚さが600オングストローム~1500オング ストロームのシリコン酸化膜からなるゲート絶縁膜1 2、22、32を形成する(ゲート絶縁膜形成工程)。 【0034】次に、アルミニウム、タンタル、モリブデ ン、チタン、タングステンなどを含む導電膜をスパッタ 法により形成した後、導電膜をパターニングし、各TF Tのゲート電極14、24、34を形成する(ゲート電

【0035】次に、図5(B)に示すように、駆動回路 用のN型のTFT10および画素スイッチング用のN型 の画素用TFT30の各形成領域をレジストマスク61 で覆う。この状態で、約10¹³ c m⁻²のドーズ量でボロ ンイオンを打ち込むと、半導体膜100にはゲート電極 24に対して自己整合的に不純物濃度が約10¹⁸ c m⁻³ の低濃度P型領域23が形成される。なお、不純物が導 入されなかった部分がチャネル領域25となる。

【0036】この低濃度の不純物打ち込みの工程を行わ なければ、P型の駆動回路用TFT20はLDD構造で はなく、オフセットゲート構造となる。

【0037】次に、図5(C)に示すように、駆動回路 用のP型のTFT20の形成領域をレジストマスク62 で覆う。この状態で、約10¹³ c m⁻²のドーズ量でリン イオンを打ち込むと、半導体膜100にはゲート電極1 4、34に対して自己整合的に不純物濃度が約1018c m-3の低濃度N型領域13、33が形成される。なお、 不純物が導入されなかった部分がチャネル領域15、3 5となる。

【0038】この低濃度の不純物打ち込みの工程を行わ なければ、N型の駆動回路用TFT10、およびN型の 画素用TFT30はLDD構造ではなく、オフセットゲ ート構造となる。

【0039】次に、図5 (D) に示すように、駆動回路 用のN型のTFT10および画素スイッチング用のN型 の画素用TFT30の形成領域に加えて、ゲート電極2 4をも広めに覆うレジストマスク63を形成する。この 状態で、低濃度P型領域23に約1015cm-2のドーズ 量でボロンイオンを打ち込んで、不純物濃度が約1020 cm-3の高濃度ソース・ドレイン領域26を形成する。 低濃度P型領域23のうちレジストマスク63で覆われ ていた部分は、そのまま低濃度ソース・ドレイン領域2 7として残る。このようにして駆動回路用のP型のTF T20を形成する。

【0040】次に、図5(E)に示すように、駆動回路 【0032】このようにして半導体膜100を改質した 50 用のP型のTFT20の形成領域に加えて、ゲート電極

14、34をも広めに覆うレジストマスク64を形成す る。この状態で、低濃度N型領域13、23に約1015 cm-2のドーズ量でリンイオンを打ち込んで、不純物濃 度が約1020cm-3の高濃度ソース・ドレイン領域1 6、36を形成する。低濃度N型領域13、23のう ち、レジストマスク64で覆われていた部分は、そのま ま不純物濃度が約1018cm-3の低濃度ソース・ドレイ ン領域17、37として残る。このようにして、駆動回 路用のN型のTFT10および画素スイッチング用のN 型の画素用TFT30を形成する。

【0041】以降、図2に示すように、層間絶縁膜52 を形成した後、活性化のためのアニールを行い、しかる 後にコンタクトホールを形成した後、ソース41、4 3、ドレイン電極42、および画素電極45を形成すれ ば、アクティブマトリクス基板200を製造できる。

【0042】なお、低濃度の不純物導入を行わずに、ゲ ート電極14、24、34をマスクにして高濃度の不純 物を打ち込んで、ゲート電極14、24、34にセルフ アライン的にソース領域およびドレイン領域を形成して もよい。

【0043】(熱処理条件とTFTの特性との関係)こ のようにして製造したアクティブマトリクス基板200 では、熱処理工程において半導体膜100全体を加熱す ることにより、半導体膜100中のダングリングボンド を除去する。従って、駆動回路用の各TFT10、20 においてオン電流特性が向上する。それ故、駆動回路に おいて、動作速度を向上することができるなどの利点が ある。

【0044】ここで、熱処理条件とTFTの特性との関 係について、図6および図7を参照して説明する。図6 は、N型のTFTにおいて、熱処理温度を400℃、5 00℃、600℃にしたときの熱処理時間とTFTのオ ン電流との関係を示すグラフであり、それぞれの関係を 実線し11、一点鎖線し12および点線し13で示す。 また、図7は、P型のTFTにおいて、熱処理温度を4 00℃、500℃、600℃にしたときの熱処理時間と TFTのオン電流との関係を示すグラフであり、それぞ れの関係を実線L21、一点鎖線L22および点線L2 3で示す。

【0045】まず、図6からわかるように、N型のTF 40 Tにおいて、熱処理温度を400℃にしたときに、処理 時間が3時間ではTFTのオン電流が従来のレベルとあ まり相違ないが、処理時間を延ばす程、TFTのオン電 流が向上し、処理時間を3時間以上に設定すれば、目標 とするオン電流レベルを得ることができる。また、熱処 理温度が500℃にしたときには、処理時間を延ばす 程、TFTのオン電流が向上するが、処理時間が1時間 でも目標とするオン電流レベルを得ることができる。さ らに、熱処理温度が600℃にしたときには、処理時間

きるが、処理時間を延ばすとオン電流レベルが低下する 傾向にある。

【0046】また、これらの条件で熱処理工程を行った 半導体膜について電子スピン共鳴を利用してダングリン グボンド密度を測定したところ、熱処理効果が十分でな いと見做された半導体膜(400℃で1時間の熱処理) のダングリングボンド密度は1.3×1018 c m-3であ ったのに対して、十分な熱処理効果が得られた半導体膜 (600℃で1時間の熱処理)のダングリングボンド密 10 度は7.8×10¹⁷cm⁻³であり、適正な熱処理を行え ば、ダングリングボンド密度をかなり低下させることが できる。

【0047】これに対して、図7からわかるように、P 型のTFTにおいても、熱処理温度を400℃にしたと きに、処理時間が3時間ではTFTのオン電流が従来の レベルとあまり相違ないが、処理時間を延ばす程、TF Tのオン電流が向上し、処理時間を3時間以上に設定す れば、目標とするオン電流レベルを得ることができる。 また、熱処理温度が500℃にしたときには、処理時間 20 を延ばす程、TFTのオン電流が向上するが、処理時間 が1時間でも目標とするオン電流レベルを得ることがで きる。さらに、N型のTFTと違って、P型のTFTで は、熱処理温度が600℃にしたときでも、処理時間を 延ばす程、TFTのオン電流が向上する傾向にあり、処 理時間が1時間でも目標とするオン電流レベルを得るこ とができる。

【0048】このように、結晶化工程後に行う熱処理工 程の条件がTFTの特性に及ぼす影響は、熱処理温度を 600℃以上とした場合には、N型のTFTを形成する 場合と、P型のTFTを形成する場合との間で相違す る。すなわち、熱処理温度を600℃以上とした場合に は、P型のTFTでは、処理時間を17時間位に設定し ても、オン電流特性が向上するのに対して、N型のTF Tでは、処理時間を17時間位に設定すると、処理時間 が1時間の場合に比較して、オン電流が特性が低下する 傾向にある。このため、双方のTFTにおいて特性向上 を図ることのできる熱処理条件で行うという観点からす れば、熱処理工程において、熱処理温度を400℃以上 かつ500℃未満に設定した場合には、処理時間を3時 間以上とする。また、熱処理工程において、熱処理温度 を500℃以上かつ600℃未満に設定した場合には、 処理時間を1時間以上かつ3時間未満とする。さらに、 熱処理工程において、熱処理温度を600℃以上に設定 した場合には、N型のTFTにおけるオン電流特性の低 下を避けるために処理時間を1時間未満とする。

【0049】(別の結晶化工程)なお、上記形態では、 結晶化工程としてラインビームを用いてレーザアニール を行い、このレーザアニールによって生成したダングリ ングボンドを熱処理工程で除去する構成であったが、ラ が1時間では目標とするオン電流レベルを得ることがで 50 インビームに代えてドットビームを用いてレーザアニー ル (結晶化工程)を行った場合にも、結晶粒界やドット 状の照射領域の端部にダングリングボンドが発生する。 また、レーザアニールに限らず、電子ビームアニールや ランプアニールを結晶化工程として行った場合にも、そ の照射領域をずらしていくので、結晶粒界やドット状の 照射領域の端部にダングリングボンドが発生する。従っ て、ドットビームを用いたレーザアニール、電子ビーム アニール、あるいはランプアニールを結晶化工程として 行った場合にも、その後に、半導体膜に対して高温雰囲 ダングングボンドを除去することができる。

11

【0050】(液晶パネルの構成)このような方法で形 成されたアクティブマトリスク基板100を用いて液晶 表示用の液晶パネルを構成した例を、図8および図9を 参照して説明する。

【0051】図8および図9はそれぞれ、本形態に係る 液晶表示装置に用いた液晶パネルを対向基板の側からみ た平面図、および図8のH-H、線で切断したときの液 晶パネルの断面図である。

【0052】図8および図9において、液晶表示装置に 20 用いる液晶パネル1は、画素電極45がマトリクス状に 形成されたアクティブマトリクス基板200と、対向電 極532および遮光膜531が形成された対向基板40 0と、これらの基板間に封入、挟持されている液晶53 9とから概略構成されている。アクティブマトリクス基 板200と対向基板400とは、対向基板400の外周 縁に沿って形成されたギャップ材含有のシール材552 によって所定の間隙を介して貼り合わされている。ま た、アクティブマトリクス基板200と対向基板400 との間には、シール材552によって液晶封入領域54 30 0が区画形成され、この液晶封入領域540内に液晶5 39が封入されている。この液晶封入領域540内にお いて、アクティブマトリクス基板200と対向基板40 0と間にはスペーサ537が介在している。シール材5 52としては、エポキシ樹脂や各種の紫外線硬化樹脂な どを用いることができる。また、シール材552に配合 されるギャップ材としては、約2μm~約10μmの無 機あるいは有機質のファイバ若しくは球などが用いられ

【0053】対向基板400はアクティブマトリクス基 40 板200よりも小さく、アクティブマトリクス基板20 0の周辺部分は、対向基板400の外周縁よりはみ出た 状態に貼り合わされる。従って、アクティブマトリクス 基板200の駆動回路(走査線駆動回路70やデータ線 駆動回路60)や入出力端子545は対向基板400か ら露出した状態にある。ここで、シール材552は部分 的に途切れているので、この途切れ部分によって、液晶 注入口541が構成されている。このため、対向基板4 00とアクティブマトリクス基板200とを貼り合わせ た後、シール材552の内側領域を減圧状態にすれば、

液晶注入口541から液晶539を減圧注入でき、液晶 539を封入した後、液晶注入口541を封止剤542 で塞げばよい。なお、対向基板400には、シール材5 52の内側において画面表示領域81を見切りするため の遮光膜555も形成されている。また、対向基板40 0のコーナー部のいずれにも、アクティブマトリクス基 板200と対向基板400との間で電気的導通をとるた めの上下導通材556が形成されている。

【0054】ここで、走査線に供給される走査信号の遅 気中で熱処理(熱処理工程)を行うと、半導体膜に残る 10 延が問題にならないのならば、走査線駆動回路70は片 側だけでも良いことは言うまでもない。また、データ線 駆動回路60を画面表示領域81の辺に沿って両側に配 列しても良い。例えば奇数列のデータ線は画面表示領域 81の一方の辺に沿って配設されたデータ線駆動回路か ら画像信号を供給し、偶数列のデータ線は画面表示領域 81の反対側の辺に沿って配設されたデータ線駆動回路 から画像信号を供給するようにしても良い。このように データ線を櫛歯状に駆動するようにすれば、データ線駆 動回路60の形成面積を拡張することが出来るため、複 雑な回路を構成することが可能となる。また、アクティ ブマトリクス基板200において、データ線駆動回路6 0と対向する辺の側では、遮光膜555の下などを利用 して、プリチャージ回路や検査回路が設けられることも ある。なお、データ線駆動回路60および走査線駆動回 路70をアクティブマトリクス基板200の上に形成す る代わりに、たとえば、駆動用LSIが実装されたTA B (テープ オートメイテッド、ボンディング) 基板を アクティブマトリクス基板200の周辺部に形成された 端子群に対して異方性導電膜を介して電気的および機械 的に接続するようにしてもよい。また、対向基板400 およびアクティブマトリクス基板200の光入射側の面 あるいは光出射側には、使用する液晶539の種類、す なわち、TN (ツイステッドネマティック) モード、S TN (スーパーTN) モード、D-STN (ダブルーS TN)モード等々の動作モードや、ノーマリホワイトモ ード/ノーマリブラックモードの別に応じて、偏光フィ ルム、位相差フィルム、偏光板などが所定の向きに配置 される。

> 【0055】本形態の液晶パネル1を透過型で構成した 場合には、たとえば、投射型液晶表示装置(液晶プロジ ェクタ) において使用される。この場合、3枚の液晶パ ネル1がRGB用のライトバルブとして各々使用され、 各液晶パネル1の各々には、RGB色分解用のダイクロ イックミラーを介して分解された各色の光が投射光とし て各々入射されることになる。従って、本形態の液晶パ ネル1にはカラーフィルタが形成されていない。但し、 対向基板400において各画素電極45に対向する領域 にRGBのカラーフィルタをその保護膜とともに形成す ることにより、投射型液晶表示以外にも、カラー液晶テ 50 レビなどといったカラー液晶表示装置を構成することが

13

できる。さらにまた、対向基板400に何層もの屈折率 の異なる干渉層を積層することにより、光の干渉作用を 利用して、RGB色をつくり出すダイクロイックフィル タを形成してもよい。このダイクロイックフィルタ付き の対向基板によれば、より明るいカラー表示を行うこと ができる。

[0056]

【発明の効果】以上説明したように、本発明では、非晶 質の半導体膜を多結晶化させるレーザアニールなどの結 晶化工程を行った後、熱処理工程において半導体膜に対 10 15、25、35 チャネル領域 して高温雰囲気中で熱処理を施して結晶粒界に存在する ダングリングボンドを除去するので、TFTのオン電流 特性を向上させることができ、かつ、そのばらつきを圧 縮できるなど、トランジスタ特性の向上を図ることがで きる。

【図面の簡単な説明】

【図1】(A)は、液晶表示装置用のアクティブマトリ クス基板のブロック図、(B)は、その駆動回路を構成 するCMOS回路の等価回路図である。

【図2】図1に示すアクティブマトリクス基板上に形成 20 した3種類のTFTの断面図である。

【図3】(A)~(D)は、図2に示すアクティブマト リクス基板の製造方法を示す工程断面図である。

【図4】図3(C)に示すレーザアニール(結晶化工 程) で用いるレーザアニール装置の概略構成図である。 【図5】(A)~(E)は、図2に示すアクティブマト リクス基板の製造方法において、図3に示す工程に続い て行う各工程を示す工程断面図である。

【図6】図3(D)に示す熱処理工程における熱処理条 件とN型のTFTのオン電流特性との関係を示すグラフ 30 320 レーザ光源

【図7】図3(D)に示す熱処理工程における熱処理条 件とP型のTFTのオン電流特性との関係を示すグラフ

【図8】アクティブマトリクス型の液晶表示装置用の液 晶パネルの平面図である。

【図9】図8のH-H'線における断面図である。


【図10】(A)~(D)は、従来のアクティブマトリ クス基板の製造方法において、ゲート電極を形成するま での工程を示す工程断面図である。

14


【符号の説明】


- 液晶パネル
- 駆動回路用のN型のTFT
- 20 駆動回路用のP型のTFT
- 12、22、32 ゲート絶縁膜
- 14、24、34 ゲート電極
- 16、26、36 高濃度ソース・ドレイン領域
 - 17、27、37 低濃度ソース・ドレイン領域
 - 30 画素スイッチング用のTFT
 - 40 保持容量
 - 41, 43, 44 ソース電極
 - 42 ドレイン電極
 - 45 画素電極
 - 50 基板
 - 51 下地保護膜
- 52 層間絶縁膜
 - 60 データ側駆動回路
 - 70 走查側駆動回路
 - 81 画面表示領域
 - 90 データ線
 - 91 走査線
 - 94 液晶容量(液晶セル)
 - 100 半導体膜
 - 200 アクティブマトリクス基板(半導体装置)
 - 300 レーザアニール装置
- - 325 光学系
 - 310 ステージ
 - 400 対向基板
 - 531 対向電極
 - L レーザ光の照射領域
 - LO ラインビーム


【図2】



【図9】







フロントページの続き

Fターム(参考) 5F052 AA02 AA03 AA06 DA02 DB02

DB03 JA04 JA10

5F110 AA05 BB02 BB04 CC02 DD02

DD13 EE03 EE04 EE44 FF02

FF30 GG02 GG13 GG15 GG42

GG43 GG45 GG47 GG55 GG58 HJ01 HJ04 HJ13 HM14 HM15

NNO2 NN40 PPO2 PPO3 PPO5

PP08 QQ24